免费代理软件接口实现灵活的内存配置(2)

免费代理软件接口实现灵活的内存配置图二

SPMI闪存的操作

闪存的缺点就是储存单元必须先具有初始的储存状态，也就是要先被抹除，然后才能改变储存状态，也就是程序化；在储存单元被改变储存状态后只能再次抹除才能回到初始的储存状态。若储存单元从初始的储存状态至最高的储存状态仅有一个位阶可被变动，这就称为单阶单元(SLC)。若储存单元能有多个位阶，这就称为多阶单元(MLC)，但这时的实际产品仅有3个位阶。于是，三重阶单元(Triple-Level Cell；TLC)意指二进制数学式，也就是2的3次方。

固态硬盘(SSD)在起始发展时是使用NAND闪存，为了提高写入速度，因此设定同一储存地址不能被覆写，所以SSD会损失一些用户数据的储存空间来放置查找表；另外在背景作业中进行抹除，也就是垃圾收集(garbage collection)。在硬件平台上的SPI Flash也多是NAND闪存，所以本文以NAND闪存的存取特性来呈现SPMI的操作时序。

NAND闪存在执行抹除时的单位是区块(block)，在执行程序化时的单位是页(page)，对应其硬件架构而定义EBI的地址线以及数据线如下：全部地址线在首次数据搬移指令执行时分别是软件芯片寻址(software chip addressing，A[MSB:r])、列地址(A[r-1:0])，其中，列地址包含区块地址和页地址；在首次数据搬移指令执行后，列地址变成行地址。全部数据线在首次数据搬移指令执行时分别是库地址(DQ[7:4])、功能编号(DQ[3:0])，其中，库地址包含逻辑单位编号(logical unit number; LUN)和平面编号(plane number)；在首次数据搬移指令执行后是数据。SPMI NAND闪存的指令真值表如下。

免费代理软件接口实现灵活的内存配置图三

读取时序

图 3呈现SPMI NAND闪存在读取期间的时序，其中，tEBI代表EBI的访问时间，tIO代表输出埠的控制时间，tOP代表脚本的操作时间，Timer代表定时器的时间。虚构频率(imaginary clock)是用来代表不同时间点的数据传输时间。第1虚构频率至第2虚构频率是执行功能编号‘4’。在第3虚构频率到达之后，#CAE以及#ACT的逻辑讯号转成低准位，然后启动低频率定时器。这一时间点是侦测储存单元的储存状态，然后写入芯片内部的数据缓存器。

微处理器在第4虚构频率确认芯片是否仍在忙碌状态(busy status)；如果读取到的数据是‘0x0F’，这表示数据缓存器已完成记录储存单元的储存状态，并且芯片处于备妥状态(ready status)。微处理器在第5虚构频率指令#CAE以及#ACT的逻辑讯号转成高准位。当#ACT的逻辑讯号再次回到高准位之时内存芯片的工作状态立即解除。

第7虚构频率至第12虚构频率是执行功能编号‘0’，微处理器会随机读取芯片内部的数据缓存器。当#ACT的逻辑讯号再次回到高准位之时内存芯片的工作状态立即解除。

写入时序

图 4呈现SPMI NAND闪存在写入期间的时序。第1虚构频率至第7虚构频率是是执行功能编号‘1’，微处理器的数据会随机写入芯片内部的数据缓存器，所以不必改变#CAE的逻辑准位；在#ACT的逻辑讯号转成低准位之后，内存芯片才会执行后续的操作步骤。当#ACT的逻辑讯号再次回到高准位之时内存芯片的工作状态立即解除。

第9虚构频率至第11虚构频率是执行功能编号‘5’，也就是对储存单元进行程序化。闪存在接收到程序化指令(PROG)之后启动程序化电压产生器，从启动至稳定的时间(tPV)至少占用1个tIO。微处理器在第10虚构频率指令#CAE以及#ACT的逻辑讯号转成低准位。

微处理器在第11虚构频率启动低频率定时器。第12虚构频率，微处理器确认芯片是否仍在忙碌状态；如果读取到的数据是‘0x0F’，那就表示储存单元已完成程序化，并且芯片处于备妥状态。微处理器在第13虚构频率指令#CAE以及#ACT的逻辑讯号转成高准位。当#ACT的逻辑讯号再次回到高准位之时内存芯片的工作状态立即解除。